百家乐涩涩片 复旦团队绕开硅基材料研发国产“蒙眬”芯片，竣事全链条自主研发

4 月 2 日，二维半导体芯片迎来里程碑式发扬。复旦大学周鹏涵养团队王人集包文中筹办员，造出各人首款基于二维半导体材料的 32 位 RISC-V 架构微处理器“蒙眬（WUJI）”（下称“蒙眬芯片”），初度竣事 5900 个晶体管的集成度，在海外上竣事了二维逻辑芯片最大畛域考证记载。这是由复旦团队完成、具有自主学问产权的国产新时候，既紧闭了二维半导体电子学工程化瓶颈百家乐涩涩片，也让中国在新一代芯片材料研制中占据先发上风，为股东电子与测度时候参预新纪元提供有劲相沿。

（开始：复旦大学）

与此同期，本项筹办中的反相器良率高达 99.77%，具备单级高增益和关态超低走电等优异性能，竣事了工程性的紧闭。筹办中，他们累计制备 900 个反向器阵列，每个阵列包含 30×30 个反向器。经过严格测试，发现其中 898 个反向器的逻辑功能竣工无损，翻转电压和争议值都十分理念念，最初于同类筹办。

（开始：复旦大学）

筹办中，他们使用一个功能王人全的“蒙眬”芯片来竣事完整的算术运算，并展示了加法测度“1946+25=1971”和“1971+53=2024”的履行波形。

两个数字年份 1946 年和 1971 年辞别代表了第一台通用可编程电子数字测度机 ENIAC 和第一台商用硅微处理器英特尔 4004 的降生年份。筹办团队表示，在 1kHz 的频率下，“蒙眬”芯片履行这些算术运算的功耗为 0.43mW。

（开始：Nature）

自动化测试确立测试末端潜入：在 1kHz 时钟频率下，千门级芯片不错串行竣事 37 种 32 位 RISC-V 教唆，知足 32 位 RISC-V 整型教唆集（RV32I）要求（注：RISC-V，是一种开源简化教唆集测度架构）。集成工艺优化进程和畛域化电路的考证末端潜入，干系性能均能达到海外同期最优水平。这讲解，“蒙眬”芯片不仅不错进行浅陋的逻辑运算，还能履行复杂的教唆集。在及时信号处理上，“蒙眬”芯片有望用于物联网、角落算力、AI 推理等前沿测度场景。

在该团队开拓的二维半导体集成工艺中，70% 摆布的工序不错径直沿用现存硅基产线锻真金不怕火时候。针对其所打造的二维特色工艺，课题组依然赢得 20 余项工艺发明专利，具备一定的产业化上风。

（开始：复旦大学）

用 AI 提升晶圆级二维集成电路制造产量

“蒙眬”芯片由 4 英寸基板上的二硫化钼场效应晶体管（FET，field-effect transistors）以超大畛域集成电路兼容的形貌制造而成。

它领受顶栅场效应晶体管结构，该结构是为了能与现存互补金属氧化物半导体（CMOS，Complementary Metal - Oxide - Semiconductor）时候竣事存效集成而开拓的。

图 | 完整晶圆的像片以及单个“蒙眬”芯片芯片的光学显微镜图像（开始：Nature）

如前所述，这是迄今为止诓骗二维半导体构建的最大的电子电路之一，它包含 5900 个二硫化钼场效应晶体管，以及位于触发器之间、由 17 级级联逻辑元件组成的最大逻辑旅途，这些逻辑元件需要在单个时钟周期内进行礼貌评估。该系统由 4V 的电源电压（Vdd，Voltage Drain - Drain）供电，并受外部时钟信号调控。电路树立为寥寂运行，无需任何外部偏置或末端信号。

“蒙眬”芯片具有四层结构：源极和漏极层以及包含底层使命晶体管的栅极层，是在前谈工序（FEOL，Front - End Of Line）工艺中形成的，后谈工序（BEOL，Back - End Of Line）工艺则能形成逻辑剖析层以及模块剖析层。

逻辑剖析层通过剖析晶体管形成了基本逻辑单位。模块剖析层将基本逻辑单位剖析起来，形成一个功能王人全的芯片。

（开始：Nature）

下图展示了一张走漏的二硫化钼沟谈在千里积顶栅堆叠层之前的扫描电子显微镜放大图像，以及通过透射电子显微镜得到的精细晶格成列的原子分辨率图像。

（开始：Nature）

在“蒙眬”芯片中，底层的二硫化钼场效应晶体管构建在绝缘的蓝相持基板上，从而能将它们在电子上十足拆开。

这肖似于绝缘体上硅（SOI，silicon-on-insulator）时候，欧美性爱偷偷撸影院不错减少晶体管间的电容和电流泄漏。

此外，二硫化钼通谈独一三个原子厚，况且平面中莫得悬空键，这使其更有意于平面晶体管结构中的静电末端。

为了竣事复杂的二硫化钼超大畛域集成电路，必须对关节时局制定有用的工艺政策，举例形成欧姆战役、千里积高质地栅极电介质和实施有用的掺杂政策。

还需要预防的是，这些集成中的关节工艺时局是紧密耦合的，因为独一原子层厚度的通谈关于任何工艺处理都极为明锐。

此前筹办依然阐明，领受晶圆级加工时候来制备闹翻场效应晶体管阵列，不错竣事较高的良率。

但是，将多个功能单位集成到单个芯片上，形成超大畛域集成电路要复杂得多。

举例，关于当作基本逻辑单位的反相器电路的参考开关阈值电压（VM）而言，精准末端负载晶体管和驱动晶体管的阈值电压（VTH）是必要的。

“蒙眬”芯片基于二硫化钼 n 型金属氧化物半导体架构。在晶圆层面，精准末端阈值电压关于竣事高合座良率至关迫切。

在传统半导体时候中，阈值电压频繁通过离子注入来末端，但这种花式并不适用于本次筹办，因为它会对脆弱的二维晶体结构形成严重的晶格挫伤。

因此，在制造“蒙眬”芯渺小，筹办团队通过两种花式对阈值电压进行调制：（1）通过应用具有不同功函数的铝或金属栅极，使二硫化钼沟谈处于积存情景或花费情景；（2）通过对高 k 介电层在二硫化钼沟谈上方千里积的种子层进行优化。

这种组合政策不错有用调度二硫化钼场效应晶体管的阈值电压，以便竣事逻辑剖析层和栅极层的电路级匹配和优化。

这些晶圆级制造经过，再加上二维半导体的复杂性情，不成幸免地对器件性能产生诸多影响，这会给优化工艺经过带来了首要挑战。

为了移交这些挑战并确保二维超大畛域集成电路概况竣事合座产量弥散，筹办团队领受了一种与机器学习花式相兼并的系统化协同优化政策，该政策使其概况分解并寥寂分析每个工艺时局关于器件性能倡导的具体孝顺，从而提升了晶圆级二维集成电路制造的产量。

为了评估这一花式的服从，筹办团队准备了三批二硫化钼晶片，每批晶片包含 7000 个晶体管，并从其中飞速聘用 800 个晶体管进行测试。

末端潜入：晶体管的总体良率达到了 99.92%，借此解释了大畛域数字集成电路制造的可行性。

关于逻辑剖析层至模块剖析层的后端工艺，氧化拆开层（亦被称为层间电介质）也会影响阈值电压和参考开关阈值电压。

出于这一原因，筹办团队还对层间电介质的千里积进行了精细优化。在形成层间电介质之后，反相器参考开关阈值电压的偏移未朝上 Vdd 的 4.4%。

在通盘后端剖析完成后，反相器 VM 的偏移未朝上 Vdd 的 6.2%。关于二维半导体的超大畛域集成电路而言，后端工艺的这种走漏性依然特别理念念。

“蒙眬”芯片，领受晶体管级匹配

“蒙眬”芯片架构的基本逻辑单位是增强型反相器和花费型反相器，它适用于 n 型二硫化钼晶体管。

如上所述，反相器的负载晶体管使用铝金属当作其顶栅电极，而驱动晶体管则使用金。

下图展示了 50 个带有金顶栅的二硫化钼晶体管和另一批 50 个带有铝顶栅的晶体管的转念弧线。

（开始：Nature）

由于金和铝的功函数并不沟通，因此这两批晶体管的阈值电压存在显赫各异。

凭借特有的阈值电压，使得增强型反相器与花费型反相器概况有用使命。在室谦让环境条目下，当使命电压为 4V 时增益高达 760。

在制造集成电路时，反相器的均匀性是一个关节成分。

为了细则“蒙眬”芯片 6 毫米×6 毫米区域内的反相器良率，筹办团队制作了一个由 900 个反相器组成的 30×30 阵列。

其发现 900 个反相器中有 898 个不错使命宽泛，良率为 99.77%，合座噪声容差为 0.5V。反相器的开关电压分散在 1.4 至 2.5V 的范围内，通盘 898 个反相器的平均增益均朝上 550。

由此可见，这些和洽的、高性能的反相器能为竣事先进的数字逻辑电路提供器件基础。

“蒙眬”芯片中的逻辑单位

反相器是通盘逻辑单位的基础。基于上述反相器的特色，筹办团队构建了一个包含完整基本逻辑单位库的二维工艺缠绵套件。

传统的 CMOS 逻辑单位不错同期使用负载晶体管汇集和驱动晶体管汇集，而由 n 型二硫化钼晶体管构建的逻辑单位只可使用驱动晶体管汇集，况且关于负载部分只可使用一个晶体管。

这不成幸免会导致二硫化钼逻辑电路缠绵中的负载匹配问题。为了处理这一问题，筹办团队针对逻辑单位的输入负载和输出负载的噪声容限进行测试和测度。

如下图所示，其在逻辑单位的输入端和输出端都添加了一个反相器，并通过修改驱动汇集来测试其噪声容限。

（开始：Nature）

fc2 萝莉

在此之后，他们归来了多样单级逻辑门的输入 - 输出裕度图，并针对不同逻辑单位组合针对这些裕度图的具体影响加以驻防分析。

筹办团队还为 25 种在 4V 电压下使命的单级逻辑门组合汇编了最小裕度值。

如下图所示，在工艺缠绵套件（PDK，process design kit）中，这些逻辑门被选为骨子建模单位。

（开始：Nature）

然后，筹办团队对“蒙眬”芯片中最长旅途的蔓延进行全面搜检，末端潜入最大蔓延为 171µs。这标明“蒙眬”芯片概况支捏高达几千赫兹的最大使命频率。

负载与驱动的干系性如下图所示，它阐明这种缠绵决策能让单个逻辑单位驱动最多四个负载（10 pF 负载），从而概况知足逻辑单位负载组合所需的数目。

（开始：Nature）

接下来，筹办团队探讨了逻辑电路的良率分散。计划到电路缠绵和测量的便利性，他们使用了多位移位寄存器。

每个 8 位寄存器包含 144 个晶体管，其晶圆级良率达到 71%。跟着电路畛域的增大良率驱动下落，包含 1152 个晶体管的 64 位寄存器它的良率梗概为 7%。

客不雅来看，这是因为该团队的实验室洁净室的品级相对较低，以及所使用的加工器用走漏性欠佳。

因此，有必要以更工业化的形貌进一步优化和完善超大畛域二维集成电路的制造工艺。

“蒙眬”芯片中的中枢模块

由于筹办团队使用了要领单位库，因此不错使用电子缠绵自动化器用来缠绵和构建“蒙眬”芯片的每个模块，这些模块最终将组成一个功能完整的微处理器。

每个模块的功能和竣事形貌略有不同，但不错玄虚为四个关节功能：数据操作、数据聘用、情景计数和数据存储。

下图展示了与这些功能相对应的四种典型电路：受控全加器、多路复用器、计数器和 32 位寄存器。

（开始：Nature）

每个子图都展示了对应的电路结构、功能暗意图以及实验测量的输出波形。

据了解，“蒙眬”芯片包含一个用于履行操作的 1 位算术逻辑单位、一个末端情景寄存器模块、一个教唆解码模块、一个立即数解码模块以及一个包含要领计数器的末端模块。

该芯片还包含一个缓冲寄存器模块、一个袖珍情景机以及用于接口模块。其中，缓冲寄存器模块用于存储中间末端，袖珍情景机用于监控教唆履行情景，接口模块用于寄存器文献和存储器。

在新教唆的第一个时钟周期中，末端模块将带有使能信号 pc_valid 的 32 位要领计数器发送到教唆总线。然后，会在后续周期中接纳教唆妥协码教唆。数据则由算术逻辑单位进行处理。

第一个操作数 Op_a 从寄存器文献中获取，第二个操作数 Op_b 通过一个多路聘用器以每个时钟周期 1 位的速率进行聘用。Op_a 和 Op_b 之间的算术运算最终在 32 个时钟周期后完成。

为了竣事“蒙眬”芯片的教唆，筹办团队领受了串行处理架构，该架构由下图中的情景机进行描绘。

（开始：Nature）

这种算术逻辑单位领受 32 位串行数据旅途的架构缠绵，旨在通过裁汰静态功耗和硬件支拨，来处理功耗后果和本钱问题。通过上述过程，他们完成了“蒙眬”芯片的制备。

4 月 2 日，干系论文以《基于二维半导体的 RISC-V 32 比特微处理器》（A RISC-V 32-bit microprocessor based on two-dimensional semiconductors）为题发在 Nature[1]。

复旦大学集成芯片与系统寰球重心实验室、浙江绍芯实验室（绍兴复旦筹办院）、微电子学院周鹏和包文中为论文通信作家，博士生敖明睿、周秀诚为论文共同第一作家。

图 | 干系论文（开始：Nature）

值得预防的是，担任本次论文共同通信作家的周鹏是一位“老复旦东谈主”。他从 1996 年读本科驱动便一直在复旦学习和使命。他所培养的部分学生在毕业后参预了华为、展讯、AMD 及 SMIC 等企业。担任本次论文共同通信作家的包文中本科和博士辞别毕业于南京大学和好意思国加州大学河畔分校，当今在职职于复旦大学微电子学院。

下一步，课题组将进一步提升芯片集成度，寻找并搭建走漏的工艺平台，为开拓干系居品打下基础。

参考贵寓：

1.Ao， M.， Zhou， X.， Kong， X.et al. A RISC-V 32-bit microprocessor based on two-dimensional semiconductors. Nature (2025). https://doi.org/10.1038/s41586-025-08759-9

https://mp.weixin.qq.com/s/HlQuWQ5r3TE0MkJgfNQ8oA

https://baike.baidu.com/item/周鹏/7314692

运营/排版：何晨龙百家乐涩涩片